Bài giảng Vi mạch số - Phần 2: Hệ logic tuần tự - Ngô Văn Bình

Nội dung text: Bài giảng Vi mạch số - Phần 2: Hệ logic tuần tự - Ngô Văn Bình

1. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 2.12 Bảng trạng thái Moore Chuyển từ Moore sang Mealy Quá trình chuyển từ Moore sang Mealy đơn giản hơn vì chỉ cần ghi thêm bên cạnh mỗi ô trong bảng trạng thái các tín hiệu ra tương ứng, sau đó tiến hành tối thiểu hóa trạng thái của hệ 2.5 Thiết kế hệ logic tuần tự Quá trình thiết kế thường bao gồm các bước như saui 2.5.1 Mô tả yêu cầu thiết kế Trong phần này nhiệm vụ thiết kế được mô tả bằng ngôn ngữ hoặc bằng lưu đồ thuật toán, nói chung là chưa được hình thức hóa. 2.5.2 Hình thức hóa Chuyển các yêu cầu ở trên thành một hình thức mô tả hoạt động của hệ thành bảng trạng thái, giản đồ trạng thái. Rút gọn các trạng thái của mạch để có được số trạng thái ít nhất, một điễm cần lưu ý là lúc này hệ chưa được mã hóa nhị phân. 2.5.3 Mã hóa nhị phân Mã hóa các tín hiệu vào, các trạng thái trong và tín hiệu ra. 2.5.4 Xác định hệ phương trình của mạch Xác định hệ phương trình và tối thiểu hóa các phương trình này. Nếu hệ thiết kế có dùng F-F thì tùy theo loại F-F xác định phương trình kích tương ứng. 2.5.5 Vẽ sơ đồ mạch Từ hệ phương trình trên vẻ sơ đồ mạch thực hiện. Thiết kế hệ tuần tự từ giản đồ trạng thái Các bước thiết kế 1) Mả hóa tín hiệu vào, trạng thái trong và tín hiệu ra để tạo các tập tín hiệu vào X, tập trạng thái trong Q và tập tín hiệu ra Y. 2) Xác định hệ phương trình tín hiệu ra Yi = Fi (X, Q), đối với hệ Mealz phương trình này được xác định trên các cung và đối với Moore được xác định trên các đỉnh, sau đó tiến hành tối thiểu hóa. 3) Xác định hệ phương trình kích các F-F và tối thiểu hóa các phương trình này. Đối với một FF Qi bất kỳ, sự thay đổi trạng thái từ Qi đến Qi+ chỉ có thể có 4 khả năng như sau: Trang 42
2. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Sô ñoà maïch logic Trang 44
3. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 46
4. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Ví dụ 2: Thiết kế hệ tuần tự đồng bộ có ngỏ vào X, ngỏ ra Y và giản đồ trạng thái kèm theo với các trạng thái đựoc mả hóa như sau: S0 = 00; S1 = 01; S2 = 10, mả 11 không dùng a. Dùng D - FF b. Dùng JK - FF Trang 48
5. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình 2.6 Tối thiểu hóa trạng thái Là giãm số kượng trạng thái trong của hệ đến mức ít nhất mà vẩn không làm thay đổi chức năng của hệ. Việc tối thiểu hóa sẽ làm giãm trạng thái trong dẫn đến giãm độ phức tạp, giãm giá thành và tăng độ tin cậy của hệ. Cơ sở của phương pháp dựa trên khái niệm trạng thái tương đương. Hai trạng thái được gọi là tương đương khi với cùng một tổ hợp biến vào đều có tín hiệu ra và các trạng thái chuyển đến giống nhau, có hai phương pháp tối thiểu hóa đó là phương pháp kiểm tra hàng và phương pháp bảng kéo theo. 2.6.1 Phương pháp kiễm tra hàng (Row matching methode) Phương pháp này cho phép thực hiện thủ công trên giấy, nhưng chỉ thích hợp với các hệ có ít trạng thái, các bước tiến hành như sau: Từ bảng chuyển trạng thái của hệ nhóm các trạng thái có cùng giá trị tín hiệu ra với nhau và các trạng thái chuyển đến giống nhau thành một trạng thái chung, sau đó thành lập bảng chuyển trạng thái mới. Lặp lại công việc trên cho đến khi không còn có thể nhóm được nữa, hệ đã được tối thiểu hóa ở lần nhóm cuối cùng. Ví dụ một hệ nhận dạng mã có một đầu vào X và một đầu ra Y, tín hiệu ra Y của hệ chỉ bằng 1 khi xuất hiện dãy tín hiệu vào X = 110 hoặc X = 010. Bảng chuyển trạng thái được trình bày như sau: Hình 2.15 Giản đồ trạng thái Hình 2.16 Bảng chuyển trạng thái Trang 50
6. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 2.19 Giản đồ và bảng trạng thái của hệ kiểm tra lẻ Từ bảng trạng thái cho thấy nếu nhóm S0 và S2 lại với nhau thì hoạt động của mạch cũng không thay đổi nhưng lại giãm bớt được một trạng thái như hình dưới đây: S/X 0 1 Đầu ra S0 S0 S1 0 S1 S1 S2 1 Từ kết quả này định nghĩa về cặp trạng thái tương đương được sữa lại như sau: Một cặp trạng thái được gọi là tương đương khi xuất phát từ chúng hệ nhận được các tín hiệu ra giống nhau và cùng chuyển đến các trạng thái giống nhau hoặc tương đương hoặc chuyển qua lại lẩn nhau dưới tác động của cùng một tổ hợp biến vào. 2.6.2 Phương pháp bảng kéo theo (Implication chart methode) Bảng kéo theo là một bảng cho phép tìm sự tương đương của từng cặp trạng thái trong. Bảng kéo theo ban đầu của hệ có n trạng thái là một bảng có (n-1) hàng và (n-1) cột, mỗi hàng ghi tên một trạng thái trong, mỗi cột cũng đại diện một trạng thái trong, ô giao điểm của hàng Si và cột Sj sẽ chứa các cặp trạng thái chuyển đến từ cặp trạng thái Trang 52
7. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 2.23 Bảng kéo theo thứ ba Tiếp tục kiểm tra cho đến khi không còn ô nào có thể xóa được nữa Hình 2.24 Bảng kéo theo cuối cùng Dựa vào bảng kéo theo cuối cùng, kiểm tra tính tương đương của cặp trạng thái trong từng ô, hai trạng thái cùng tương đương với trạng thái thứ ba thì tương đương nhau, từ kết quả trên cho thấy: S3 tương đương S5 nên có thể thay bằng S3 và S4 tương đương S6 nên thay bằng S4. Dẫn đến S1 cũng tương đương S2 nên thay bằng S1, bảng trạng thái tối giản nhận được như sau: S/X 0 1 0 1 S0 S1 S2 0 0 S1 S3 S4 0 0 S3 S0 S0 0 0 S4 S0 S0 1 0 Trang 54
8. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình 2.7 Mã hóa trạng thái Mã hóa trạng thái là gán một gía trị nhị phân cho một trạng thái trong của hệ, giá trị này được lưu trữ trong các FF, khi hệ chuyển từ trạng thái này sang trạng thái khác cũng tương ứng với việc chuyển các mã từ giá trị nhị phân này sang giá trị nhị phân khác. Để cho mạch kích FF được đơn giản thì khi chuyển trạng thái số FF thay đổi càng ít càng tốt, đặc biệt là trong hệ tuần tự không đồng bộ nếu có nhiều FF cùng thay đổi nhưng tốc độ không giống nhau sẽ có thể dẫn đến sai trạng thái rất nguy hiễm. Để đạt được yêu cần này thì mã của các trạng thái kế tiếp nhau phải thật gần nhau, tốt nhất là chỉ khác nhau một bít, nguyên tắc này được gọi là nguyên tắc mã hóa kế cận. Với hệ có n trạng thái trong sẽ có n! cách mã hóa bằng n mã nhị phân. Việc chọn cách mã hóa tốt nhất rất khó khăn vì thực ra cũng chưa có lý thuyết hoàn chỉnh cho vấn đề này, dưới đây là một vài phương pháp thường dùng 2.7.1 Mã hóa thủ công Phương pháp này xử dụng một bảng liệt kê trạng thái có cấu trúc giống bảng Karnaugh, các FF được ghi trên 2 cạnh, trong mõi ô là trạng thái trong có mã tương ứng trên 2 cạnh Ví dụ: Một hệ tuần tự có lưu đồ thuật toán như sau Trang 56
9. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 2.28 Luật ưu tiên 2.7.2 Mã hóa nóng Để bảo đảm tính kế cận khi mã hóa có thể tăng số FF, một trong các phương pháp nàylà phương pháp mã hóa nóng (one hot encoding). Với phương pháp này một hệ có n trạng thái sẽ được mã hóa bằng n FF, trong trường hợp này mã nhị phân dài n bít và tại một thời điểm bất kỳ chỉ có một FF bằng 1. Trong phương pháp này mạch kích các FF trở nên phức tạp và khó thực hiện bằng vi mạch rời nhưng lại thích hợp với công nghệ vi mạch số lập trình. Ví dụ một hệ tuần tự có giản đồ trạng thái như sau: Hình 2.29 Giản đồ trạng thái và bảng liệt kê trạng thái Nguyên tắc thành lập hàm chuyển trạng thái trong mới Trang 58
10. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 2.30 Sơ đồ mạch dùng D - FF 2.7.3 Thực hiện hệ tuần tự dùng vi mạch mật độ tích hợp cao Như đã trình bày ở các phần trên, một hệ tuần tự có thể được thực hiện bằng các FF và các vi mạch rời đó chính là các cổng logic NAND, NOR, EXOR Ngày nay, do công nghệ phát triển đã xuất hiện rất nhiều vi mạch có mật độ tích hợp rất cao, do đó cần thiết phải xử dụng các loại này trong việc thiết kế mạch logic nhằm giãm kích thước, giá thành và tăng độ tin cậy. Trong phần này sẽ mô tả cách xử dụng ROM, PLA, PAL và bộ đếm cũng như các vi mạch số lập trình khác để tổng hợp hệ logic tuần tự. Một hệ tuần tự có thể được thực hiện bằng các FF để lưu giữ trạng thái kết hợp với một mạch ROM hoặc PLA để thực hiện mạch tổ hợp vào và ra. 2.8 Thực hiện bằng ROM Khi dùng ROM để thực hiện hệ tổ hợp thì địa chỉ của ROM là các tín hiệu vào và các trạng thái trong từ ngõ ra của các FF. Nếu tín hiệu vào có n thành phần và hệ có m FF để biểu diễn các trạng thái trong thì số bít địa chỉ của ROM phải là n + m, để giãm số lượng tín hiệu kích FF, trong thực tế thường chọn FF – D. Trang 60
11. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Địa chỉ ROM Đầu ra của ROM X Q2 Q1 Q0 Z D2 D1 D0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 0 1 0 0 0 0 1 1 0 1 0 1 0 1 0 0 1 1 0 1 0 1 0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 1 1 1 X X X X 1 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 1 0 1 1 0 0 0 1 1 1 0 X X X X 1 1 1 1 X X X X Hình 2.33 Bảng sự thật của ROM 2.9 Thực hiện bằng PLA Với PLA có thể thực hiện các hàm logic dạng AND - OR bất kỳ có số đầu vào và ra phù hợp với PLA. Trước tiên cần phải tối thiểu hóa số trạng thái và mã hóa các trạng thái của hệ, tiếp theo là tối thiểu hóa các hàm ra và hàm kích FF và lập trình PLA Đầu vào của PLA là các tín hiệu vào và các ngỏ ra của FF, đầu ra của PLA là các tín hiệu ra và tín hiệu kích FF (dùng FF - D để tiết kiệm đầu ra) Trang 62
12. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 64
13. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 2.36 Một cấu trúc của PAL20V8 có FF - D Trang 66
14. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 68
15. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Hình 2.38 Bảng chuyển trạng thái của bộ đếm Từ bảng chuyển trạng thái của bộ đếm tiến hành tối thiểu hóa hàm ra và các tín hiệu điều khiển bộ đếm sau đó thực hiện bằng các mạch logic rời, ROM hoặc PLA như đã trình bày ở phần trên Khi dùng bộ đếm để thiết kế hệ logic tuần tự thì số tín hiệu điều khiển bộ đếm thường nhiều hơn số tín hiệu kích FF - D, phương pháp này chỉ có lợi khi quá trình chuyển trạng thái của hệ giống như quá trình tăng giãm của bộ đếm vì sẻ làm giãm tín hiệu điều khiển do không cần nạp trạng thái mới. điều này có thể đạt được do sự khéo léo trong khi mã hóa 2.12 Hệ tuần tự không đồng bộ Là các hệ được điều khiển bởi các sự kiện ngẫu nhiên, linh kiện thực hiện là các cổng và các FF không đồng bộ như RS - FF hoặc D - FF, cách thiết kế hệ cũng giống như hệ đồng bộ. Tuy nhiên, trong hệ không đồng bộ cần phải lưu ý để tránh 2 hiện tượng đó là hiện tượng chu kỳ và hiện tượng chạy đua. 2.12.1 Hiện tượng chu kỳ Là hiện tượng hệ thay đổi trạng thái liên tục không dừng tại một tổ hợp biến vào nào đó có nghĩa là hệ đã hoàn toàn mất ổn định, hiện tượng này dể dàng nhận thấy nếu trong bảng trạng thái có ít nhất một cột không tồn tại một trạng thái ổn định nào cả (trạng thái được gọi là ổn định khi ứng với một tổ hợp biến trạng thái mới bằng trạng thái cũ) Trang 70
16. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình - Nếu A nhanh hơn B: S0 -> S3 và ổn định tại S3. - Nếu A chậm hơn B: S0 -> S1 -> S2 -> S3 và ổn định tại S3. Mặc dù quá trình chuyển trạng thái khác nhau nhưng cuối cùng hệ cũng ổn định tại S3, hiện tượng chạy đua này là khjông nguy hiểm b. Chạy đua nguy hiễm Ví dụ xem bảng chuyển, trạng thái của hệ sau: Hình 2.41 Chạy đua nguy hiểm Giả sử hệ đang ở trạng thái S0 và X chuyển từ 0 lên 1, các hướng chuyển trạng thái của hệ như sau: - Nếu tốc độ A bằng B: S0 -> S1 đây là trạng thái đúng. - Nếu A chậm hơn B: S0 -> S2, đây là trạng thái sai. - Nếu A nhanh hơn B: S0 -> S3 trạng thái S3 là trạng thái khóa vì hệ không thể thoát ra được dù có thay đổi tín hiệu vào. Trường hợp này là chạy đua nguy hiểm. 2.13 Đơn giản và mã hóa trạng thái Đối với hệ đồng bộ mục đích của quá trình đơn giản và mã hóa trạng thái là giãm số trạngthái đến số lươ65ng ít nhất có thể được, riêng trong hệ không đồng bộ còn phải lưu ý đến hiện tượng chu kỳ và chạy đua Để tránh hiện tượng chu kỳ thì phải lưu ý sao cho với mọi tổ hợp biến vào phải luôn luôn có một trạng thái ổn định Để tránh hiện tượng chạy đua phải mã hóa sao cho với mọi chuyển biến trạng thái chỉ có một biến trong từ mã thay đổi mà thôi Ví dụ xét hệ không đồng bộ có một ngỏ vào X và giản đồ trạng thái đã được mã hoá như sau Trang 72
17. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Trang 74
18. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình 2.14 Bài tập 1. Vẽ sơ đồ khối cho biết cách nối ROM và cách D flipflop để cài đặt bảng 1.1. xác định bảng chân trị cho ROM dùng phép gán trạng thái nhị phân trực tiếp. Bảng 1.1 bảng trạng thái với nhiều ngõ ra và ngõ vào Trạng thái hiện tại Trạng thái kế Giá trị ra hiện tại X1X2= 00 01 10 11 X1X2= 00 01 10 11 S0 S3 S2 S1 S0 00 10 11 01 S1 S0 S1 S2 S3 10 10 11 11 S2 S3 S0 S1 S1 00 10 11 11 S3 S2 S2 S1 S0 00 00 01 01 2. Bảng trạng thái 1.2 sẽ được cài đặt dùng PLA và các D flipflop Bảng 1.2 Z ABC X= 0 1 0 1 000 S0 S1 S2 0 0 110 S1 S3 S2 0 0 001 S2 S1 S4 0 0 111 S3 S5 S2 0 0 011 S4 S1 S6 0 0 101 S5 S5 S2 1 0 010 S6 S1 S6 0 1 a) Vẽ sơ đồ khối. b) Xác định nội dung của PLA theo dạng bảng dùng gán trạng thái ở bảng 1.2. c) Nếu thay PLA bằng ROM thì cần ROM kích thước bao nhiêu? 3. Cài đặt bảng trạng thái 1.2 dùng PAL 16R4. Đánh dấu các X trên bảng sau của sơ đồ 16R4 để chỉ mẫu cầu chì. 4. Làm tương tự 1.2 với bảng trạnh thái sau: PS NS Z X= 0 1 X= 0 1 A A E 0 0 B C B 0 1 C A F 0 0 D C B 0 1 E F E 0 0 Trang 76
19. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình A A b c d 0 0 1 0 B B c g e 1 0 0 1 C f i g h 1 1 0 0 D d d d a 0 1 0 1 E g c a b 1 0 1 1 F i f h g 1 1 0 1 G b g c a 0 0 0 0 H i h i h 0 0 0 1 i h i a a 1 0 0 0 7. Một bánh xe hơi có 3 đèn đuôi bên trái và 3 đèn đuôi bên pải mà nhấp nháy theo mẫu duy nhất để chỉ rẽ trái và rẽ phải. Mẫu rẽ trái (LEET) Mẫu rẽ phải (RIGHT) LC LB LA RA RB RC LC LB LA RA RB RC 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Thiết kế hệ tuần tự Mooe để điều khiển các đèn này. Hệ có 3 ngõ vào: LEEt, RIGHT và HAZ. LEET và RIGHT có từ công tắc tin hiệu rẽ các tài xế và không thể đồng thời bằng 1. Như đã chỉ ở trên, khi LEET =1 đèn nhấp nháy theo mẫu LA sáng; LA và LB sáng; LB và LC sáng; tất cả điều tắt và rồi quá trình này lặp lại. Nếu công tắc từ LEET sang RIGHT ( hoặc ngược lại) xảy ra ở giữa chuỗi nhấp nháy, hệ tức thời đi về trạng thái nghỉ IDLE (tất cả các đèn tắt) và rồi bắt đầu chuỗi mới. HAZ có công tắc “hazard”, và khi HAZ=1, tất cả 6 đèn nhấp nháy tắt và mở đồng bộ. HAZ lấy ưu tiên nếu LEET hoặc RIGHT cũng đang ON. Giả sử tín hiệu clock khả dụng bằng tốc độ nhấp nháy mong muốn. a. Vẽ giản đồ trạng thái (8 trạng thái). b. Cài đặt hệ dùng 6 D flipflop, và thực hiện phép gán trạng thái sao cho mỗi ngõ ra flipflop lái trực tiếp 1 trong 6 đèn. c. Cài đặt hệ thống 3 D flipflop, dùng cách rút gọn trạng thái. d. Chú ý đến kinh tế của nhiều flipflop hơn và nhiều cổng hơn trong (b) và (c). Đề nghị 1 PLD thích hợp ch mỗi trường hợp. e. Cài đặt bộ đếm lên/xuống BCD 4 bít (0,1, ,9) dùng ‘XORPAL’ thích hợp. Bộ đếm có các ngõ vào điều khiển U (=1 để đếm lên), và D (=1 để đếm xuống), nhưng không có các ngõ vào nạp. Suy ra các phương trình PAL và chỉ khuôn mẫu cầu chì PAL. Trang 78
20. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình b) Tìm bảng trạng thái Moore của hệ ( số trạng thái tối thiểu là 11). Cài đặt hệ bằng PLA. 14. Một hệ tuần tự có 2 ngõ vào và 2 ngõ ra. Các ngõ vào (X1,X2) biểu diển số nhị phân 2 bit N. Nếu giá trị hiện tại của N cộng với giá trị N trước đó lớn hơn 2 thì Z1= 1. Nếu giá trị hiện tại của N nhân với giá trị trước đó của N mà lớn hơn 2 thì Z2= 1. Các trường hợp khác thì Z1 =Z2 = 0. Khi nhận được cặp giá trị vào đầu tiên thì xem như giá trị trước đó của N= 0. a) Tìm giản đồ trạng thái Mealy và bảng trạng thái của hệ ( số trạng thái tối thiểu là 4). Cài đặt bằng PLA. b) Tìm bảng trạng thái Moore của hệ ( số trạng thái tối thiểu là 11 nhưng với đáp số có số trạng thái ≤ 16 chấp nhận được). 15. Một hệ tuần tự Moore có 1 ngõ vào và 1 ngõ ra. Khi chuỗi vào là 011 thì ngõ ra Z= 1 và giữ giá trị 1 cho đến khi chuỗi vào 011 xãy ra một lần nữa thì ngõ ra Z= 0. Ngõ ra Z giữ giá trị 0 cho đến khi 011 xãy ra lần thứ 3. Ví dụ chuỗi vào: X = 0 1 0 1 1 0 1 0 1 1 0 1 0 0 1 1 1 Cho chuỗi ra Z = 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 1 1 Suy ra bảng trạng thái ( có số trạng thái tối thiểu 6). Cài đặt hệ bằng PLA. 16. Tìm giá trị vào của 1 hệ tuần tự gồm các nhóm 5 bit. Mỗi nhóm 5 bit biểu diễn BCD loại mã 2 trong 5 ( có 2 bit 1 trong nhóm 5 bit). Sau khi nhận 5 bit, hệ cho trị ra là 1 và reset nếu nhóm 5 bit là mã 2 trong 5 hợp lệ, các trường hợp khác thì ngõ ra bằng 0 và reset. Hệ có một ngõ vào và một ngõ ra. Suy ra giản đồ trạng thái Mealy ( có số trạng thái tối thiểu là 13). 17. Một hệ tuần tự Mealy có 2 ngõ vào và 1 ngõ ra. Nếu tổng số bit 0 nhận được ≥ 4 và tối thiểu 3 cặp trị vào đã xãy ra thì ngõ ra bằng 1 ở cặp vào cuối trong chuỗi trị vào. Khi ngõ ra Z =1 xãy ra thì hệ reset. Suy ra giản đồ trạng thái và bảng trạng thái. Chỉ rõ ý nghĩa của mỗi trạng thái. Ví dụ S0 nghĩa là reset, S1 nghĩa là cặp trị vào là 11 Ví dụ: Chuỗi vào: X1= 1 1 1 0 0 0 1 1 1 0 0 0 1 1 0 0 0 1 0 X2= 1 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 Chuỗi ra: Z = 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 1 0 0 1 Trang 80
21. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình Chuỗi ra: Y= 000000011111111111000000011111 Z=000011101111111111000011100000 Chuỗi vào: X=11111111 Chuỗi ra: Y=00110001 Z=01010010 ↑ Reset Hướng dẫn: bảo đảm hệ reset ở các ví dụ trên 24. Một hệ tuần tự dùng để điều khiển hoạt động của một máy bán hàng $0,25 (25 xu). Hệ 3 ngõ vào N, D và Q và 2 ngõ ra R và C. Bộ phát hiện tiền đồng trong máy bán hàng đồng bộ với clock của hệ tuần tự ta thiết kế. Bộ phát hiện tiền đồng sẽ cho ra 1 cho N,D hoặc Q (N=nickel = 5 xu, D= Dime = 10 xu và Q = quarter = 25 xu), khi ta cho vào 5 xu, 10xu hay 25 xu. Mỗi lần chỉ có tối đa ngõ ra là 1 ở bộ phát hiện tiền đồng. Khi khách hàng đưa tiền vào thì máy bán hàng kiểm tra thấy nếu tối thiểu 25 xu thì giao hàng cho khách trả tiền dư theo 5 xu. Với mỗi giá trị ra là một ở C thì máy phát ra đồng 5 xu cho khách hàng. Món hàng chỉ được xuất ra khi hệ cho ngõ ra R = 1. (C = change = thối tiền và R = return = giao hàng). Hệ sẽ reset sau khi giao hàng. Ví dụ: Khách hàng nhét môt đồng 5 xu, 1 đồng 10 xu và một đồng 25 xu. Các ngõ vào và ra của hệ như sau: N = 0001000000000000 Ngõ vào → D = 0000000100000000 Q = 0000000000100000 Ngõ ra → R = 0000000000000010 C = 0000000000011100 Chú ý là có thể có các giá trị không giữa các giá trị vào. Suy ra bảng trạng thái moore của hệ, và mỗi trang thái chỉ ra khách hàng đã đưa vào bao nhiêu tiền hoặc thối lại bao nhiêu. Cài đặt hệ bằng PLA. 25 a) Suy ra bảng trạng thát của hệ tuần tự Mealy đổi một chuỗi các bít nối tiếp từ mã NRZ sang mã NRZI. Giả sử rằng chu kì xung nhịp bằng thời gian bít như hình E.1.35. b) Lặp lại a) với hệ tuần tự moore c) Vẽ giản đồ định thì cho đáp số ở a) dùng dạng sóng vào NRZ như hình trên. Nếu ngõ vào hơi thay đổi sau cạnh clock, hay chỉ các chổ ở dạng sóng ra mà các “glitch” (gai/xung nhiễu) [các giá trị ra sai] có thể xảy ra. d) Vẽ giản đồ định thì cho đáp số ở b), dùng cùng các dạng sóng vào như ở c). Có nhận xét gì? Trang 82
22. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình 31. Chuyển các giản đồ trạng thái (bộ phát hiện tuần tự) hình 2.3 và 2.4 sang lưu đồ SM. Sử dụng các ngơ ra theo điều kiện cho hình 2.3. 32. chuyển giản đồ trạng thái hình E.2.5 sang lưu đồ SM. Kiểm tra một biến duy nhất trong mỗi hộp quyết định. Hãy thử tối thiểu hóa số hộp quyết định. 33. Chuyển giản đồ trạng thái hình 2.23 sang lưu đồ SM. 34. Hoàn tất giản đồ định thì sau cho lưu đồ SM ở hình 2.25( bộ nhận nhị phân), giả sử St = 1 Clock S State 0 M K Ad Sh Trang 84 Hình 2.6 Giản đồ định thì của hình 2.25
23. Bài giảng Vi mạch số Biên soạn Ngô Văn Bình 38. Cho trước các biến X1 và 2, các biến trạng thái Y2, Y2 và Y3 và các biến ra Z1 đến Z8, hãy tìm các biến Moore và Mealy nếu biết : a) Z1 = Y1.Y’2.X1 b) Z2 = Y’1.Y31 c) Z3 = Y1.Y’2.Y’3 d) Z4 = Y3.X’2.X1 e) Z5 = Y’2 f) Z6 = Y’1.Y’3.X’1 f)Z7 = Y1+Y2 h) Z8 = Y’2+X2 Trang 86