Bài tập Kỹ thuật số - Chương 3: Hệ tổ hợp (Phần 2)
3.31 Thiết kế mạch tổ hợp nhận 2 số vào A và B (mỗi số là số nhị phân 2 bit); và có 2 ngõ ra F và G. Ngõ ra F là 1 khi giá trị tuyệt đối của A – B là số lẽ; ngõ ra G là 1 khi giá trị tuyệt đối của A – B là số chẳn (0 được coi là chẳn). Tìm biểu thức logic được rút gọn cho F và G; cài đặt mạch thiết kế được chỉ dùng các cổng NAND.
3.32 Thiết kế mạch tổ hợp nhận 1 số vào là số nhị phân 4 bit: ABCD với D là LSB; ngõ ra F là 1 khi số nhị phân biểu diễn bởi ABCD chia hết cho 4 hoặc cho 5 hoặc cho 6 hoặc cho 7. Tìm biểu thức logic được rút gọn cho F và cài đặt mạch thiết kế được chỉ dùng các cổng NAND.
3.33 Cho các hàm sau:
F(x, y, z) = x y’z + x’yz + xy + yz + x’yz’
G(x, y, z) = xz + yz’
Cài đặt 2 hàm trên chỉ dùng 1 mạch giải mã 3 sang 8 (74LS138) và 2 cổng AND (mỗi cổng có 3 ngõ vào).
3.34 Một mạch tổ hợp có 3 ngõ vào x, y, z và 2 ngõ ra C và S với quan hệ như sau:
S = x Å y Å z
C = xy + z ( x Å y )
Cài đặt mạch trên chỉ dùng 2 MUX 4 sang 1 và 1 cổng NOT.
File đính kèm:
- bai_tap_ky_thuat_so_chuong_3_he_to_hop_phan_2.doc
Nội dung text: Bài tập Kỹ thuật số - Chương 3: Hệ tổ hợp (Phần 2)
- 3.40 a. Tìm biểu thức Boole của hàm ra F của hình. b. Dạng chính tắc SOP của F. c. Tối thiểu hóa F theo dạng SOP. 3.41 a. Hãy xác định hàm Boole được cài đặt ở hình, biết B ở MUX là MSB. b. Tìm dạng chính tắc SOP của F. 3.42 Thiết kế mạch cộng toàn phần FA bằng a. Mạch giải mã 3 sang 8: 74LS138 b.MUX 8 sang 1.
- a. Suy ra phương trình tối thiểu hóa dạng SOP cho 4 ngõ ra Braille (W, X, Y, Z) với các ngõ vào BCD là B3B2B1B0. b. Cài đặt Y có từ a. chỉ bằng các cổng NAND 2 ngõ vào. c. Cài đặt W có từ a. bằng 1 hay nhiều MUX 8 sang 1 (74151) và với một số cổng.