Đề thi cuối học kỳ môn Kỹ thuật số - Năm học 2014 - 2015 - Khoa Điện - Điện tử - Đại học Bách Khoa TP.HCM (có đáp án)

Câu 1: (2.0đ)
Thiết kế mac̣ h tổ hơp̣ có 4 ngõ vào biểu diêñ cho 1 số có dấu bù 2 là X (=X3X2X1X0), và 2 ngõ ra Y và Z.
Ngõ ra Y = 1 nếu X > +6 hoặc – 7 < X < – 4. Ngõ ra Z = 1 nếu X < –5 hoặc X > +3
a) Lâp̣ bảng chân trị và rút gọn các biểu thức ở ngõ ra Y dưới dạng SOP (tổng các tích) và Z dưới dạng
POS (tích các tổng). (1.5đ)

pdf 8 trang xuanthi 26/12/2022 2560
Bạn đang xem tài liệu "Đề thi cuối học kỳ môn Kỹ thuật số - Năm học 2014 - 2015 - Khoa Điện - Điện tử - Đại học Bách Khoa TP.HCM (có đáp án)", để tải tài liệu gốc về máy hãy click vào nút Download ở trên.

File đính kèm:

  • pdfde_thi_cuoi_hoc_ky_mon_ky_thuat_so_nam_hoc_2014_2015_khoa_di.pdf

Nội dung text: Đề thi cuối học kỳ môn Kỹ thuật số - Năm học 2014 - 2015 - Khoa Điện - Điện tử - Đại học Bách Khoa TP.HCM (có đáp án)

  1. Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử Câu 1: (2.0đ) Thiết kế mac̣ h tổ hơp̣ có 4 ngõ vào biểu diêñ cho 1 số có dấu bù 2 là X (=X3X2X1X0), và 2 ngõ ra Y và Z. Ngõ ra Y = 1 nếu X > +6 hoặc – 7 +3 a) Lâp̣ bảng chân trị và rút gọn các biểu thức ở ngõ ra Y dưới dạng SOP (tổng các tích) và Z dưới dạng POS (tích các tổng). (1.5đ) X3 X2 X1 X0 Y Z Bìa K của Y Bìa K của Z 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 0 1 1 0 0 1 0 1 1 0 1 0 1 1 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 1 1 0 0 0 1 1 1 1 0 0 푌( 3, 2, 1, 0) = ̅̅3̅ 2 1 0 + 3 ̅̅2̅ 1 푍( 3, 2, 1, 0) = ( ̅̅3̅ + ̅̅2̅)( 3 + 2)( ̅̅3̅ + ̅̅1̅ + ̅̅0̅) Hoặc 푍( 3, 2, 1, 0) = ( ̅̅3̅ + ̅̅2̅)( 3 + 2)( 2 + ̅̅1̅ + ̅̅0̅) b) Cài đặt Y chỉ sử dụng 1 bộ giải mã 3-8 (IC74138) và 1 cổng NAND (0.5đ) 푌( 3, 2, 1, 0) = ̅̅3̅ 2 1 0 + 3 ̅̅2̅ 1 0 + 3 ̅̅2̅ 1 ̅̅0̅ = 1( ̅̅3̅ 2 0 + 3 ̅̅2̅ 0 + 3 ̅̅2̅ ̅̅0̅) ⟹ 푌 = 1. 퐹( 3, 2, 0) Với 퐹( 3, 2, 0) = ̅̅3̅ 2 0 + 3 ̅̅2̅ 0 + 3 ̅̅2̅ ̅̅0̅ = ∑(3,4,5) Ngoài ra các phương trình ngõ ra bên trong của 74138 là: Qi = G1.G2A.G2B.mi với mi là minterm thứ i từ bộ ba ngõ vào 3, 2 và 0. Như vậy đưa 1 vào G1, 0 vào G2A’ và G2B’ (nghĩa là G2A = G2B = 1), khi đó Qi = mi.D và ta có mạch sau: Trang 2 / 8
  2. Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử Câu 4: (1.0đ) Sử dụng D_FF có ngõ vào xung clock kích theo cạnh xuống, các ngõ vào Preset (Pr) và Clear (Cl) tích cực mức thấp, thiết kế bộ đếm nối tiếp (bộ đếm bất đồng bộ) 3 bit Q2Q1Q0 (với Q2 là MSB) đếm xuống từ giá trị 3 và modulo của bộ đếm bằng 5. a. Vẽ sơ đồ logic thực hiện bộ đếm trên. (0.5đ) Q2 Q1 Q0 0 1 1 0 1 0 0 0 1 0 0 0 1 1 1 1 1 0 => Z = Q2 Q0 Q 0 Q 1 Q 2 1 PR PR PR D Q D Q D Q CK CK CK CK Q Q Q CL CL CL 1 1 Z b. Vẽ giản đồ xung bộ đếm (tín hiệu ngõ ra Q0, Q1, Q2) và tín hiệu reset Z, giả sử ban đầu Q2Q1Q0 = 101 (0.5đ) Trang 4 / 8
  3. Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử Câu 5: (2.0đ) Cho sơ đồ thiết kế của hệ tuần tự với 1 ngõ vào X và 3 ngõ ra A, B, C như hình bên. a) Xác định phương trình các ngõ vào Flipflop (0.5đ) 푻 ( , , 푪, 푿) = (푪 + 푿) 푻 ( , , 푪, 푿) = 푪 + 푿 푻푪( , , 푪, 푿) = 푿̅ b) Lập bảng trạng thái cho hệ tuần tự đã cho (0.5đ) PS in NS FF in A B C x A+ B+ C+ TA TB TC 0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 1 1 0 0 1 1 0 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 0 0 1 1 0 c) Vẽ giản đồ trạng thái của hệ theo bảng trạng thái 0 1 1 0 1 0 0 1 1 1 (0.5đ) 0 1 1 1 1 0 1 1 1 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 1 1 0 0 1 0 1 0 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 0 1 1 0 0 1 1 1 0 0 1 1 1 0 1 0 0 0 1 1 0 1 1 1 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 1 0 d) Cho biết ý nghĩa của mạch thiết kế (0.5đ) Khi X = 0, mạch là bộ đếm lên 3 bit đầy đủ Khi X = 1, mạch là bộ đếm chẵn, lẻ (bộ đếm cách 2), 2468 hoặc 1357 Trang 6 / 8
  4. Đại Học Bách Khoa TP.HCM – Khoa Điện-Điện Tử - Bộ Môn Điện Tử Câu 7: (1.0đ) Hệ tuần tự Moore có 1 ngõ vào X và 1 ngõ ra Z. Giả sử ban đầu ngõ ra Z = 0. Khi chuỗi ngõ vào là 001 thì ngõ ra Z = 1 và giữ giá trị 1 cho đến khi chuỗi vào 001 xảy ra một lần nữa thì ngõ ra Z = 0. Ngõ ra Z giữ giá trị 0 cho đến khi 001 xảy ra lần thứ 3 thì ngõ ra Z = 1, và cứ tiếp tục như trên. Thí dụ chuỗi vào: chuoãi vaøo X = 1 0 0 1 0 1 0 0 1 0 0 1 0 1 0 0 1 0 chuoãi ra Z = 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 Tìm giản đồ trạng thái (hoặc bảng trạng thái) của hệ (ghi rõ ý nghĩa của từng trạng thái). Tr. Thái Ý nghĩa S0 Trạng thái bắt đầu (hoặc là trạng thái không nhận được bit nào đúng chuỗi) với ngõ ra Z = 0 S1 Trạng thái nhận được “0” với ngõ ra Z = 0 S2 Trạng thái nhận được “00” với ngõ ra Z = 0 S3 Trạng thái nhận được “001” (hoặc trạng thái không có bit nào đúng chuỗi) với ngõ ra Z = 1 S4 Trạng thái nhận được “0” với ngõ ra Z = 1 S5 Trạng thái nhận được “00” với ngõ ra Z = 1 Giản đồ trạng thái: 1 0 0 S0/0 S1/0 1 1 S5/1 S2/0 0 0 1 1 S4/1 S3/1 0 0 1 Bảng trạng thái: TTHT TTKT Ngõ ra Z X = 0 X = 1 S0 S1 S0 0 S1 S2 S0 0 S2 S2 S3 0 S3 S4 S3 1 S4 S5 S3 1 S5 S5 S0 1 Trang 8 / 8