Bài giảng Nhập môn mạch số - Chương 5: Mạch tổ hợp Các loại mạch khác (phần 2)

Nội dung text: Bài giảng Nhập môn mạch số - Chương 5: Mạch tổ hợp Các loại mạch khác (phần 2)

1. Nội dung 1. Mạch cộng (Carry Ripple (CR) Adder) 2. Mạch cộng nhìn trước số nhớ - (Carry Look-Ahead (CLA) Adder) 3. Mạch cộng/ mạch trừ 4. Đơn vị tính toán luận lý (Arithmetic Logic Unit) 5. Mạch giải mã (Decoder)/ Mạch mã hoá (Encoder) 6. Mạch dồn kênh (Multiplexer)/ Mạch chia kênh (Demultiplexer) 7. Mạch tạo Parity/ Mạch kiểm tra Parity 8. Mạch so sánh (Comparator) 2
2. 5. Decoder/ Encoder 4
3. Mạch giải mã nhị phân (Binary Decoders) • Mạch giải mã n-ra-2n: n ngõ vào và 2n ngõ ra – Mã đầu vào: n bit nhị phân – Mã đầu ra: 1-trong-2n • Ví dụ: n=2, mạch giải mã 2-ra-4 Chú ý “x” (kí hiệu ngõ vào don’t care) 6
4. Chip 74x139: giải mã nhị phân 2-to-4 • Tính hiệu Enable tích cực mức thấp và ngõ ra tích cực mức thấp Ký hiệu luận lý Bảng sự thật 8
5. Chip 74x138: Giải mã nhị phân 3-to-8 Bảng sự thật 10
6. Ghép mạch giải mã Mạch giải mã 4-to-16 12
7. Giải mã BCD ra LED 7 đoạn 14
8. LED 7 đoạn (7-segment display) Bằng cách điều khiển dòng điện qua mỗi LED, một số đoạn sẽ sáng và một số tắt, từ đó tạo nên số mong muốn 16
9. Mạch mã hoá (Encoder) • Nhiều ngõ vào/ nhiều ngõ ra output • Chức năng ngược lại với input code mạch giải mã code ENCODER • Outputs (m) ít hơn inputs (n) • Chuyển mã ngõ vào thành mã ngõ ra 18
10. Mạch mã hoá nhị phân (Binary Encoder) • 2n-ra-n encoder: 2n ngõ vào và n ngõ ra – Input code: 1-trong-2n – Output code: Mã nhị phân Ví dụ: n=3, mạch mã hóa 8-ra-3 Ký hiệu Bảng sự thật 20
11. Hiện thực mạch mã hóa 8-ra-3 I0 Y2 • Giới hạn: I1 – I0 không ảnh hưởng đến ngõ ra I2 – Chỉ một ngõ nhập được kích hoạt Y1 tại một thời điểm I3 I4 I5 • Ứng dụng: I6 Y0 – Giải quyết những yêu cầu từ nhiều I7 thiết bị, nhưng không phải là những yêu cầu đồng thời. – Trong trường hợp có nhiều thiết bị yêu cầu cùng lúc thì có thể thiết lập mức độ ưu tiên để giải quyết vấn đề này. 22
12. Mạch mã hoá có độ ưu tiên (Priority Encoder) • Gán độ ưu tiên cho các ngõ vào • Khi có nhiều hơn 1 ngõ vào tích cực, ngõ ra tạo ra mã của ngõ vào có độ ưu tiên cao nhất. Priority encoder • Priority Encoder: Priority Circuit Binary encoder H7=I7 (Độ ưu tiên cao nhất) H6=I6.I7’ I7 I7 H7 I7 H5=I5.I6’.I7’ I6 I6 H6 I6 H4=I4.I5’.I6’.I7’ I5 I5 H5 I5 Y2 A2 H3=I3.I4’.I5’.I6’.I7’ H2=I2.I3’.I4’.I5’.I6’.I7’ I4 I4 H4 I4 Y1 A1 H1=I1. I2’.I3’.I4’.I5’.I6’.I7’ I3 I3 H3 I3 Y0 A0 H0=I0.I1’. I2’.I3’.I4’.I5’.I6’.I7’ I2 I2 H2 I2 IDLE= I0’.I1’. I2’.I3’.I4’.I5’.I6’.I7’ I1 I1 H1 I1 I0 I0 H0 I0 • Encoder IDLE IDLE A0=Y0 = H1 + H3 + H5 + H7 A1=Y1 = H2 + H3 + H6 + H7 A2=Y2 = H4 + H5 + H6 + H7 24
13. Chip 74x148: 8-input priority encoder – Các pin trên chip đều tích cực mức thấp GS: Got Something/Group Select EO: Enable Output 26
14. 74x148 Sơ đồ luận lý 28 28
15. 6. Multiplexer (MUX)/ Demultiplexer (DeMUX) 30
16. 2-to-1 Multiplexer Minh họa với Sel = 0 Ký hiệu Sel Out 0 I0 1 I1 Out =Sel * I0 + Sel * I1 Biểu thức đại số Mạch logic 32
17. Xây dựng MUX 4-to-1 • Từ MUX 2-to-1 34
18. Demultiplexer • Demultiplexer (DEMUX) lấy ngõ vào duy nhất và phân phối nó ra một ngõ ra. – Mã ngõ vào SELECT sẽ xác định ngõ ra nào sẽ được kết nối với ngõ vào DATA được truyền ra một và chỉ một ngõ ra được xác định bởi mã của ngõ vào SELECT 36
19. Tổng hợp các hàm logic từ MUX • Cách hiện thực LUT (Look-up table) - Sử dụng MUX để chọn một giá trị (hằng số) từ 1 LUT Ví dụ: hàm XOR Cổng XOR được thực hiện bằng Mux 4-to-1 38
20. Tổng hợp các hàm logic từ MUX • Ví dụ: Hiện thực mạch với bảng sự thật sau bằng một MUX 2-to-1 và các cổng logic khác A B X 0 0 1 0 1 1 1 0 0 1 1 1 40
21. Tổng hợp các hàm logic từ MUX • Ví dụ: Hiện thực mạch với bảng sự thật sau bằng một MUX 2-to-1 và các cổng logic khác A B C X 0 0 0 1 0 0 1 1 - Với A là ngõ vào điều khiển 0 1 0 0 0 1 1 1 - Với C là ngõ vào điều khiển ??? 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 42
22. Biểu thức Shannon (tt) • Ví dụ 1: f(w1,w2, w3)= w1w2 + w1w3 + w2w3 • Phân tích hàm này theo biến w1: f(w1,w2, w3)= w1(w2 + w3) + 푤1(w2w3) f khi w1=1 f khi w1= 0 44
23. Ứng dụng định lý Shannon trong giải mạch • Ví dụ 2: thực hiện hàm f có sử dụng cổng Mux 2-to-1 Chọn x làm biến mở rộng 46
24. Ví dụ (tt) • Dùng MUX 4-to-1 và các cổng luận lý cần thiết để hiện thực hàm sau: F (a, b, c, d) = SOP (1, 3, 5, 6, 8, 11, 15) • Yêu cầu: c và d là các ngõ vào điều khiển của MUX 4-ra-1 48
25. 7. Parity Generator/ Checker 50
26. XOR and XNOR Symbols • Các biểu tượng tương đương của cổng XOR • Các biểu tượng tương đương của cổng XNOR Qui tắc tạo cổng XOR/XNOR tương đương: Lấy bù bất kì 2 trong 3 tín hiệu (cả input hoặc output) của cổng XOR/XNOR ban đầu. 52
27. Ứng dụng của XOR: Mạch tạo Parity EVEN Daisy-Chain Structure EVEN Tree structure 54
28. Chip 74x280: tạo parity chẵn/lẽ từ dữ liệu 9-bit Chú ý: Chip 74x280 định nghĩa even/odd parity ngược lại với định nghĩa trong các slide trước => cẩn thận khi sử dụng chip này 56
29. Ứng dụng của XOR: Mạch tạo Parity Source: 58
30. 8. Comparator 60
31. Mạch so sánh 1 bit a b gt eq lt 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 62
32. Mạch so sánh 4 bit a0 b0 a1 b1 gt a2 b2 a3 b3 64
33. Mạch so sánh 4-bit • 74x85 là mạch so sánh tiêu chuẩn với những đặc tính sau: if (A>B) lt=0, eq=0, gt=1 if (A<B) lt=1, eq=0, gt=0 if (A=B) lt=l, eq=e, gt=g • Chý ý: 3 ngõ vào l, e và g được sử dụng khi ghép nối để tạo mạch so sánh với số bit nhiều hơn 4 A B 4 lt eq l gt e g 66
34. Mạch so sánh 16 bit • Mạch sẽ đầu tiên so sánh 4 bit cao nhất ở 2 ngõ vào • Trong bước đầu này: – ‘a’ nhỏ hơn ‘b’ nếu 4 MSB nhỏ hơn – ‘a’ lớn hơn ‘b’ nếu 4 MSB lớn hơn – Nếu 4 MSB của 2 số bằng nhau, kết quả của phép so sánh sẽ chờ cho kết quả so sánh ở vị trí các bit thấp hơn 68
35. Any question? 70