Bài giảng Nhập môn mạch số - Chương 5: Mạch tổ hợp Mạch tính toán số học

Chương này sẽ học về:
- Một số mạch logic tổ hợp thông dụng
- Thiết kế các mạch logic tổ hợp phức tạp sử dụng
các mạch logic tổ hợp thông dụng 
pdf 38 trang xuanthi 29/12/2022 900
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Nhập môn mạch số - Chương 5: Mạch tổ hợp Mạch tính toán số học", để tải tài liệu gốc về máy hãy click vào nút Download ở trên.

File đính kèm:

  • pdfbai_giang_nhap_mon_mach_so_chuong_5_mach_to_hop_mach_tinh_to.pdf

Nội dung text: Bài giảng Nhập môn mạch số - Chương 5: Mạch tổ hợp Mạch tính toán số học

  1. Tổng quan Chương này sẽ học về: - Một số mạch logic tổ hợp thông dụng - Thiết kế các mạch logic tổ hợp phức tạp sử dụng các mạch logic tổ hợp thông dụng 2
  2. Nội dung 1. Mạch cộng (Carry Ripple (CR) Adder) 2. Mạch cộng nhìn trước số nhớ - (Carry Look-Ahead (CLA) Adder) 3. Mạch cộng/ mạch trừ 4. Đơn vị tính toán luận lý (Arithmetic Logic Unit) 5. Mạch giải mã (Decoder)/ Mạch mã hoá (Encoder) 6. Mạch dồn kênh (Multiplexer)/ Mạch chia kênh (Demultiplexer) 7. Mạch tạo Parity/ Mạch kiểm tra Parity 8. Mạch so sánh (Comparator) 4
  3. 1. Mạch cộng Carry Ripple (CR) 6
  4. Mạch cộng nhị phân song song • Cộng những số có 2 hoặc nhiều bit – Cộng từng cặp bit bình thường – Nhưng ở vị trí cặp bit i, có thể có carry-in từ bit i-1 (Sẽ cộng vào vị trí kế tiếp) 8
  5. Thiết kế một bộ cộng toàn phần (Full Adder) Bảng sự thật Ký hiệu 10
  6. Thiết kế một bộ cộng toàn phần (Full Adder) Si x i  y i  c i ci 1 x i y i x i c i y i c i cci IN cci 1 OUT Ký hiệu Ký hiệu khác Sơ đồ mạch 12
  7. Mạch cộng Carry Ripple (CR) • Sơ đồ biểu diễn mạch cộng 4 bit song song sử dụng full adder 14
  8. Mạch cộng Carry Ripple • Mỗi FA có một khoảng trễ (delay), giả sử là Δt • Độ trễ phụ thuộc vào số lượng bit – Carry-out ở FA đầu tiên C1 có được sau Δt – Carry-out ở FA tiếp theo C2 có được sau 2Δt => Cn được tính toán sau nΔt Mô hình carry look ahead (CLA) thường được sử dụng để cải thiện tốc độ 16
  9. Hiệu năng • Tốc độ của mạch bị giới hạn bởi độ trễ lớn nhất dọc theo đường nối trong mạch – Độ trễ lớn nhất được gọi là critical-path-delay – Đường nối gây ra độ trễ lớn nhất gọi là critical path 18
  10. Carry Look-Ahead Adder (CLA) • Hàm xác định carry-out ở lần cộng thứ i ci+1= xiyi + xici + yici = xiyi + (xi + yi)ci • Đặt gi = xiyi và pi = xi + yi => ci+1= gi + pici  gi = 1 khi cả xi và yi đều bằng 1, không quan tâm ci  g được gọi là hàm generate, vì carry-out luôn được generate ra khi g=1  pi = 1 khi xi = 1 hoặc yi = 1; carry-out = ci  p được gọi là hàm propagate, vì carry-in = 1 được propagate (truyền) ở tầng cộng thứ i 20
  11. Carry Look-Ahead Adder (CLA) Số nhớ sinh ra ở lần cộng Số nhớ sinh ra ở lần cộng thứ n-2 và được truyền qua thứ 1 và được truyền qua các lần cộng còn lại các lần cộng còn lại Số nhớ sinh ra ở Số nhớ đầu vào c0 lần cộng cuối cùng được truyền qua tất cả các lần cộng Số nhớ sinh ra ở lần cộng thứ n-3 và được truyền qua các lần cộng còn lại 22
  12. Mạch cộng Carry Ripple - critical path Độ trễ 3 cổng đối với C1 Độ trễ 5 cổng đối với C2 Tổng quát, độ trễ 2n+1 cổng đối với mạch cộng Carry Ripple n-bit 24
  13. Mạch cộng CLA Cấu trúc của một tầng của mạch cộng CLA 26
  14. 3 Adder/ Subtractor 28
  15. Mạch trừ • Mạch cộng Carry Ripple có thể được dùng để xây dựng mạch trừ Carry Ripple bằng cách đảo Y và đặt số nhớ đầu tiên là 1 30
  16. Ví dụ về arithmetic overflow • Với số 4 bit, 3 bit giá trị và 1 bit dấu O O • Overflow không xuất hiện khi cộng 2 số trái dấu 32
  17. Ví dụ • Thiết kế một mạch cộng/ trừ với 2 ngõ điều khiển ADD và SUB – ADD = 1: mạch cộng 2 số trong 2 thanh ghi A và B – SUB = 1: mạch thực hiện phép trừ số B-A Chú ý: Trong một lúc chỉ một trong hai ngõ ADD, SUB bằng 1 34
  18. 4 Arithmetic Logic Unit (ALU) 36
  19. Any question? 38