Bài giảng Thiết kế luận lý - Chương 3: Các mạch luận lý tổ hợp

Nội dung text: Bài giảng Thiết kế luận lý - Chương 3: Các mạch luận lý tổ hợp

1. dce 2012 Tài li u tham kh o •“Digital Systems, Principles and Applications ”, 8th /5 th Edition, R.J. Tocci, Prentice Hall •“Digital Logic Design Principles ”, N. Balabanian & B. Carlson – John Wiley & Sons Inc., 2004 ©2012, CE Department 2
2. dce 2012 Mc tiêu • Bi u th c logic dng chu n SoP, PoS • Đơ n gi n bi u th c dng chu n SoP •S dng đ i s Boolean và bìa Karnaugh đ đơ n gi n bi u th c logic và thi t k mch t hp •Mch to parity và mch ki m tra parity •Mch enable/disable • Các đ c tính cơ bn ca IC s ©2012, CE Department 4
3. dce 2012 Các d ng chu n (Standard form) •Tng ca các tích (Sum of products - SoP) –Mi bi u th c dng SoP bao gm các bi u th c AND đư c OR li vi nhau. – Ví d: ABC + A’BC’ AB+ A’BC’+C’D’+ D • Tích ca các tng (Product of Sums - PoS) –Mi bi u th c dng PoS bao gm các bi u th c OR đư c AND li vi nhau. – Ví d : (A + B’ + C)(A + C) (A + B’)(C’ + D)F ©2012, CE Department 6
4. dce 2012 Các ph ươ ng pháp đơ n gi n m ch t h p • Ph ươ ng pháp đ i s • Bìa Karnaugh (K-map) ©2012, CE Department 8
5. dce 2012 Ví d • Đơ n gi n bi u th c sau – Z1 = ABC + AB(AC) – Z2 = ABC + ABC + ABC – Z3 = AC(ABD ) + ABCD + ABC – Z4 = (A + B)( A + B + D)D ©2010, CE Department
6. dce 2012 Thi t k m ch t h p 1. Lp bng s th t (truth table) 2. Vi t bi u th c AND cho các ngõ xu t mc 1 3. Vi t bi u th c SoP 4. Đơ n gi n bi u th c SoP 5. Hi n th c mch t bi u th c đơ n gi n ©2012, CE Department 12
7. dce 2012 Ví d 1 •Bng s th t • Bi u th c ngõ xu t (SOP): ABC + ABC + AB C + ABC • Rút gn: BC + AC + AB ©2012, CE Department 14
8. dce 2012 Bìa Karnaugh (K-map) • Bìa Karnaugh bi u di n quan h gi a ngõ nh p và ngõ xu t ca mch. • Theo chi u dc ho c chi u ngang, các ô cnh nhau ch khác nhau mt bi n. ©2012, CE Department 16
9. dce 2012 Bìa Karnaugh (K-map) ©2012, CE Department 18
10. dce 2012 Bìa Karnaugh (K-map) ©2012, CE Department 20
11. dce 2012 Bìa Karnaugh (K-map) ©2012, CE Department 22
12. dce 2012 Quy t c rút g n bìa Karnaugh • Khoanh vòng (looping) là quá trình kt hp các ô k nhau li vi nhau. Thông th ư ng ta khoanh các ô ch a giá tr 1. • Ngõ xu t có th đư c đơ n gi n hóa bng cách khoanh vòng. ©2012, CE Department 24
13. dce 2012 Khoanh vòng 2 ô k nhau ©2012, CE Department 26
14. dce 2012 Khoanh vòng 4 ô k nhau ©2012, CE Department 28
15. dce 2012 Khoanh vòng 4 ô k nhau ©2012, CE Department 30
16. dce 2012 Khoanh vòng 8 ô k nhau ©2012, CE Department 32
17. dce 2012 Ví d ©2012, CE Department 34
18. dce 2012 Ví d ©2012, CE Department 36
19. dce 2012 Don’t-care • Điu ki n “don’t-care” là điu ki n vi mt tp các ngõ nh p nào đó, mc lu n lý ngõ xu t không đư c mô t. • Giá tr “Don’t-care” nên đư c gán bng mt ho c 0 sao cho vi c khoanh vòng K-map to ra bi u th c đơ n gi n nh t. • Ví d: ©2012, CE Department 38
20. dce 2012 Exclusive-OR và Exclusive-NOR • EXclusive-OR (XOR) Y = A ⊕ B = A’B + AB’ • EXclusive-NOR (XNOR) Y = (A ⊕ B)’ = (A’B + AB’)’ Bi ến Ex. OR XNOR A B A ⊕⊕⊕ B (A ⊕⊕⊕ B)’ 0 0 0 1 0 1 1 0 1 0 1 0 1 1 0 1 ©2012, CE Department 40
21. dce 2012 Mch t o bit Parity
    D3D2D1D0 = 1010 PE = 0
    D3D2D1D0 = 1110 PE = 1 ©2012, CE Department 42
22. dce 2012 Mch enable ©2012, CE Department 44
23. dce 2012 Ví d • Thi t k mch t hp cho phép 1 tín hi u truy n đ n ngõ xu t khi mt trong 2 tín hi u điu khi n mc 1 (không đ ng th i). Các tr ư ng hp khác ngõ xu t mc 1 (HIGH). ©2012, CE Department 46
24. dce 2012 Bài t p •Tt c bài tp trong sách Digital System ca Ronal Tocci Ch ươ ng 4: Combinational Logic Circuits  Th y Nguy ễn Quang Huy Email huynguyen@cse.hcmut.edu.vn ©2012, CE Department 48