Câu hỏi trắc nghiệm môn Kiến Trúc Máy Tính – CO2007

Nội dung text: Câu hỏi trắc nghiệm môn Kiến Trúc Máy Tính – CO2007

1. Câu 8. Tính thời gian thực thi của đoạn chương trình trên? A. 950 ns B. 975 ns C. 1000 ns D. 1950 ns Câu 9. Phải cải tiến CPI của lệnh load/store thành bao nhiêu để chương trình chạy nhanh gấp 1.5×? A. 0.5 B. 1 C. 1.5 D. Tất cả đều sai Câu 10. Tính CPI trung bình của đoạn chương trình trên? A. 1.25 B. 1.5 C. 1.95 D. 2.0 Câu 11. Người ta tiến hành cải tiến lệnh load/store sao cho CPI của nó giảm đi một nửa. Tính speedup của hệ thống (speedup được tính bằng tỉ lệ giữa thời gian thực thi cũ và mới)? A. ≈1.22 B. ≈1.24 C. ≈1.26 D. ≈1.28 Câu 12. Định luật Moore là định luật về điều gì? A. Sự gia tăng kích thước chip B. Sự gia tăng giá thành sản xuất các chip C. Sự gia tăng hiệu suất của các chip D. Sựgiatăngsốlượngcácbóngbándẫntrên chip Câu 13. Lệnh nào sau đây là một lệnh MIPS hợp lệ? A. add $0, $t0, 5 B. sll $t0, $t1, 34 C. lw $t1, 0x08($t0) D. andi $t0, $t1, $t2; Câu 14. Cho lệnh MIPS sau: add $s0, $s0, $s0 #add two registers. Chọn phát biểu đúng: A. Lệnh trên có lỗi biên dịch do toán hạng nguồn và đích giống nhau B. Lệnh trên có lỗi thực thi do toán hạng nguồn và đích giống nhau C. $s0 = $s0 * 2 D. Tất cả đều sai Câu 15. Cho đoạn lệnh MIPS sau: lw $t0, 30($s3) # load word add $s1, $s2, $t0. Giả sử $s3 chứa địa chỉ nền (base address) của một dãy kiểu integer, chọn phát biểu đúng: A. Đoạn lệnh trên có lỗi khi biên dich B. Đoạn lệnh trên có lỗi khi thực thi C. $s1 = $s2 + 30*$s3 D. Tất cả đều sai
2. Câu 22. Hãy cho biết những ô nhớ nào sẽ thay đổi giá trị sau khi thực hiện lệnh sw $t1, 4($s0), nếu thanh ghi $t1 mang giá trị 0x00000000 A. Lệnh trên bị lỗi B. Các ô nhớ có địa chỉ 8, 9, 10 và 11 C. Các ô nhớ có địa chỉ 12, 13, 14, và 15 D. Không có ô nhớ nào thay đổi giá trị Câu 23. Đâu không phải là một loại toán hạng trong các lệnh MIPS chuẩn? A. Số nguyên B. Số thực C. Ô nhớ D. Thanh ghi Dữ liệu sau dùng cho các câu hỏi từ 24 đến 25 Giả sử thanh ghi $s0 và $s1 mang giá trị lần lượt là 0x12345678 và 0xCAFEFACE. Câu 24. Giá trị của thanh ghi $s2 sẽ là bao nhiêu sau lệnh MIPS? andi $s2, $s0, 2017 A. Lệnh trên có lỗi cú pháp B. 0x12340660 C. 0x00000660 D. Tất cả đều sai Câu 25. Giá trị của thanh ghi $s2 sẽ là bao nhiêu sau đoạn lệnh MIPS? sll $s2, $s0, 4 nor $s2, $s1, $s0 A. Lệnh trên có lỗi cú pháp B. 0x25010101 C. 0x14000031 D. 0xDAFEFEFE Câu 26. Lệnh máy của lệnh hợp ngữ MIPS add $t0, $s1, $s2 là gì? A. 000000100011001001000000001000002 B. 0x02324020 C. Cả A & B đều sai D. Cả A & B đều đúng Câu 27. Hãy cho biết lệnh hợp ngữ MIPS tương ứng với lệnh máy: 0000_0000_0001_0000_0010_1000_1000_00002 A. Không có lệnh hợp ngữ tương đương B. sll $t2, $s0, 4 C. and $zero, $t2, $s0 D. add $zero, $t2, $s0 Câu 28. Lệnh máy của lệnh hợp ngữ MIPS lw $t0, -32($s1) là gì? A. 0x8E280020 B. 0x8E28FFE0 C. 0x8D11FFE0 D. 0x8D110020 Câu 29. Một xung đồng hồ có 2×109 lần có giá trị 1 trong mỗi giây, vậy chu kỳ của nó là bao nhiêu?
3. D. Chưa thể xác định được trình biên dịch nào tốt hơn Dữ liệu sau dùng cho ba câu hỏi tiếp theo: Một chương trình P được biên dịch trên hai hệ thống máy tính khác nhau và có các thông số như sau: Máy tính A Máy tính B Số lượng lệnh 1.5×106 2.0×106 Tần số hoạt động 2.0 GHz 3.0 GHz CPI trung bình 1.5 1.0 Câu 37. Thời gian thực thi đoạn chương trình trên trên máy A và B lần lượt là: A. 1.125 ms và 0.667 ms B. 2.5 ms và 1.3 ms C. Chưa thể xác định D. Tất cả đều sai Câu 38. Chọn kết luận đúng: A. Máy A nhanh hơn máy B. xấp xỉ 1.68 lần Máy B nhanh hơn máy A xấp xỉ 1.68 lần C. Máy A nhanh hơn máy B 1.5 lần D. Máy B nhanh hơn máy A 1.5 lần Câu 39. Cần thay đổi tần số của máy chậm hơn thành bao nhiêu để hiệu suất hai máy như nhau? A. 4.0 GHz B. 3.623 GHz C. 3.373 GHz D. Chưa thể xác định Câu 40. Lệnh MIPS chuẩn nào sau đây gán giá trị 0xCA201800 vào thanh ghi $a0 A. move $a0, 0xCA201800 B. addi $a0, $zero, 0xCA201800 C. lui $a0, 0xCA20 ori $a0, $a0, 0x1800 D. ori $a0, $zero, 0x1800 lui $a0, 0xCA20 Câu 41. Chọn phát biểu SAI về kiểu lệnh kiểu R A. Khi sử dụng lệnh R thì phải luôn đủ 3 thanh ghi (Rs, Rt, Rd) B. Trường Function dùng xác định phép toán của lệnh đó C. Trường Opcode luôn bằng KHÔNG (ZERO) D. Lệnh bne, beq không thuộc kiểu R Câu 42. Một lệnh rẽ nhánh có điều kiện thì có thể rẽ tối đa đến: A. Bất kì vị trí nào trong chương trình B. Bất kì vị trí nào trong bộ nhớ C. Trong khoảng +/ − 215 lệnh từ lệnh rẽ nhánh hiện tại D. Trong khoảng +/ − 216 lệnh từ lệnh rẽ nhánh hiện tại Câu 43. Trong phép cộng với số trực tiếp (addi), giá trị immediate: A. Là số nguyên có dấu 32 bit B. Là số nguyên không dấu 32 bit C. Là số nguyên có dấu 16 bit D. Là số nguyên không dấu 16 bit Câu 44. Chọn phát biểu đúng về lệnh jump
4. D. Tất cả các trường hợp trên Câu 53. Chọn phát biểu đúng về các thanh ghi số thực trong bộ xử lý co-processor của MIPS A. Các thanh ghi có kích thước 64 bit vì số thực chính xác kép biểu diễn bằng 64 bit B. Có tất cả 32 thanh ghi số thực, các thanh ghi có thể được truy xuất theo cặp C. Giá trị của các thanh ghi chuẩn của MIPS (ví dụ s0,t0) được hiểu là số thực nếu các thanh ghi này tham gia vào các lệnh số thực D. Tất cả đều đúng Câu 54. Chọn phát biểu đúng về dạng chuẩn IEEE 754 A. Số thực âm sẽ được biểu diễn theo dạng bù hai giống như các biểu diễn số nguyên B. Dạng chuẩn IEEE 754 chỉ có hai dạng là 32 bit hoặc 64 bit C. Số thực dương và số thực âm có cùng giá trị tuyệt đối sẽ khác nhau 1 bit (trong lưu trữ) D. Mọi số thực trong tự nhiên đều có thể được biểu diễn chiính xác bằng dạng chuẩn IEEE 754 Thông tin sau dùng cho 8 câu hỏi tiếp theo: Cho sơ đồ bộ xử lý MIPS đơn chu kỳ như hình sau: Thời gian trễ của các khối “bộ nhớ lệnh” (I-Mem), “bộ nhớ dữ liệu” (D-Mem), “bộ cộng” (Add), “bộ hợp kênh (Mux), “bộ tính toán số học luận lý” (ALU), “bộ thanh ghi” (Regs), “bộ mở rộng dấu” (SE), “bộ dịch trái 2” (SL2), “bộ điều khiển chính” (M-Ctrl), “bộ điều khiển ALU” (ALU-Ctrl) được cho theo bảng sau (các thời gian trễ khác không đáng kể):
5. C. 583ps D. 547ps Câu 59. Giả sử bộ xử lý đơn chu kỳ này hỗ trợ thêm lệnh SWR (Store Word Register). Xác đinh giá trị các tín hiệu điều khiển RegDst, ALUSrc, MemtoReg, MemWrite, biết rằng lệnh SWR có cú pháp như sau: SWR Rd, Rt(Rs) # Mem[Reg[Rt]+Reg[Rs]] = Reg[Rd] A. 1 – 0 – 1 – 0 B. 0 – 1 – 1 – 0 C. 1 – 1 – 0 – 1 D. 0 – 0 – 1 – 1 Câu 60. Từ thiết kế trên, người ta sửa đổi sang dạng đa chu kỳ. Với thiết kế đa chu kỳ, mỗi chu kỳ sẽ thực thi một trong 5 công đoạn: nạp lệnh (IF), giải mã lệnh (ID), tính toán (EX), truy xuất bộ nhớ dữ liệu (MEM), ghi giá trị vào thanh ghi (WB). Chu kỳ xung nhịp ngắn nhất có thể của thiết kế đa chu kỳ: A. 200ps B. 220ps C. 180ps D. 303ps Câu 61. Chọn phát biểu ĐÚNG khi bộ xử lý thực thi lệnh: j 2018 #giả sử thanh ghi địa chỉ lệnh Jump này là 2000 A. Tín hiệu “MemWrite” = x và “MemRead” = x (x: có thể 0 hay 1) B. Tín hiệu “RegWrite” = 1 và “ALUSrc” = x C. Giá trị thanh ghi PC sau khi thực thi lệnh nhảy: PC = 8072 D. Giá trị thanh ghi PC sau khi thực thi lệnh nhảy: PC = 2018 Câu 62. Từ thiết kế trên, người ta sửa đổi sang dạng đường ống 5 công đoạn: nạp lệnh (IF), giải mã lệnh (ID), tính toán (EX), truy xuất bộ nhớ dữ liệu (MEM), ghi giá trị vào thanh ghi (WB). Khi thực thi chương trình có số lệnh lớn, tính speedup của bộ xử lý mới theo cơ chế đường ống: A. 4.5 B. 3.02 C. 2.74 D. 5 Thông tin sau dùng cho 7 câu hỏi tiếp theo: Cho sơ đồ bộ xử lý MIPS đường ống như hình sau:
6. A. 2.2 B. 2.0 C. 1.3 D. 1.8 Câu 67. Dùng phương pháp chèn stall và forwarding để giải quyết data hazards. Nếu đoạn chương trình trên được sắp xếp lại, tính số chu kỳ xung nhịp nhỏ nhất có thể cho đoạn chương trình trên? A. 10 B. 11 C. 20 D. 21 Câu 68. Dùng phương pháp chèn stall và forwarding để giải quyết data hazards. Khi lệnh sw $t2, 100($t1) đang ở giai đoạn giải mã lệnh (ID), các tín hiệu điều khiển ForwardA, ForwardB có giá trị lần lược là: A. 1 - 2 B. 0 - 2 C. 0 - 1 D. 2 - 1 Câu 69. Ban đầu $t3 = 2, chỉ dùng phương pháp chèn stall để giải quyết data hazards, lệnh bne sử dụng chiến thuật đoán trước không nhảy. Tính số chu kỳ xung nhịp cho đoạn chương trình trên? A. 32 B. 34 C. 36 D. 38 Thông tin sau dùng cho 3 câu hỏi tiếp theo: Một hệ thống máy tính có CPU quản lý không gian bộ nhớ 32 bits, sử dụng 512 KB bộ nhớ đệm với block có kích thước 16 words (1 word = 4 bytes). Bộ nhớ đệm cấu hình theo phương pháp direct mapped. Câu 70. Xác định số bit dùng các vùng tag, index, offset: A. 14-12-6 B. 13-13-6 C. 11-13-8 D. 12-13-7 Câu 71. Truy xuất ô nhớ có địa chỉ 1000001 sẽ có các vùng tag, index, offset là: A. 3, 3337, 1 B. 0, 7812, 65 C. 1, 7433, 1 D. 0, 3906, 65 Câu 72. Tính số Kbit chính xác cần thiết để hiện thực bộ nhớ đệm (thực tế mỗi line gồm data, tag, valid bit): A. 2108 Kbit B. 4208 Kbit