Giáo trình Kỹ thuật điện tử - Chương 3: Transistor lưỡng cực (Bipolar Junction Transistor) - Võ Kỳ Châu

Nội dung text: Giáo trình Kỹ thuật điện tử - Chương 3: Transistor lưỡng cực (Bipolar Junction Transistor) - Võ Kỳ Châu

1. Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn base được xem như ngõ vào và điện áp collector-base được xem như ngõ ra, xem hình 3-9. Đối với một transistor NPN, VBE dương và đối với PNP, VEB là dương. Tương tự, VCB là dương đối với transistor NPN và VBC là dương đối với transistor PNP. Dòng emitter là dòng ngõ vào và dòng collector là dòng ngõ ra. Hình 3-9 Điện áp vào ra trong cấu hình CB của transistor NPN và PNP. Trong phần phân tích này ta chỉ sử dụng các nguồn phân cực DC để tạo ngõ vào và ngõ ra cho cấu hình phân cực CB. Ta sẽ xem xét đáp ứng của mạch dưới tác động của những thay đổi nhỏ trong ngõ vào sau. Mục tiêu trong phần này chỉ là tìm các mối liên hệ giữa dòng điện và điện áp ngõ vào và ngõ ra. Đặc tuyến ngõ vào sẽ cho thấy mối quan hệ giữa dòng điện và điện áp ngõ vào, và đặc tuyến ngõ ra sẽ cho thấy mối quan hệ giữa dòng điện và điện áp ngõ ra. 3-3-1 Đặc tuyến ngõ vào B chung Trong phần này ta sẽ xây dựng đặc tuyến của ngõ vào CB của một transistor NPN. Vì ngõ vào là trên chuyển tiếp jE phân cực thuận nên đặc tuyến sẽ trình bày mối quan hệ giữa dòng ngõ vào I E và điện áp ngõ vào VBE . Tuy nhiên, đặc tuyến này còn phụ thuộc vào điện áp ngõ ra VCB . Lý do là nếu VCB càng lớn thì lượng hạt dẫn đi qua được miền nền càng nhiều dẫn đến sự gia tăng trong dòng hạt dẫn từ cực phát đến cực thu và kết quả là gia tăng dòng emitter. Hình 3-10 trình bày họ đặc tuyến ngõ vào cho cấu hình CB. Mặc dù việc tính toán dùng các đặc tuyến này trong thực tế rất ít, tuy nhiên, khi hiểu được đặc tuyến ta sẽ có một cái nhìn sâu hơn về hơn về hoạt động của transistor. Trong hình 3-10, mỗi đặc tuyến tương ứng với một giá trị VCB khác nhau, chúng cho thấy mối quan hệ của dòng emitter và hiệu điện thế giữa cực nền và cực phát tại một giá trị VCB cố định. Họ đặc tuyến này có thể được xác định bằng cách đặt một giá trị VCB cố định, thay đổi VBE và đo dòng I E tương ứng. Mỗi lần thay đổi giá trị VCB là tương ứng với việc vẽ một đặc tuyến mới trong họ đặc tuyến. 6/31
2. Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn 2. Khi ngắn mạch nguồn VCC , VCB = 0 V . Từ hình 3-10, IE = 2 mA tại VCB = 0 V và VBE = 0.7 V . Do đó, α ≈=IICE()()1.987 mA 2.0 mA = 0.9935 3-3-2 Đặc tính ngõ ra B chung Bây giờ ta thử một thí nghiệm trong đó dòng collector (dòng ngõ ra) được đo khi thay đổi VCB (điện áp ngõ ra) tương ứng với một giá trị dòng emitter (dòng ngõ vào) cố định. Hình 3-12 vẽ sơ đồ mạch và qui trình có thể được dùng trong thí nghiệm cho một transistor NPN. Lưu ý là sơ đồ mạch trong hình 3-12 không phải là một mạch thực tế, mạch này chỉ được sử dụng để xây dựng đặc tuyến cho transistor. Các mạch transistor thực tế phải chứa các điện trở phân cực, do đó, điện áp ngõ vào và ngõ ra của transistor khác với các nguồn điện áp phân cực trong mạch. Tuy nhiên, đến lúc này ta chỉ tập trung vào việc tìm hiểu sự liên quan giữa dòng điện và điện áp của linh kiện, chưa cần phải quan tâm nhiều đến các mạch phân cực bên ngoài. Khi IC được vẽ theo VCB với các giá trị IE khác nhau, chúng ta có họ đặc tuyến được trình bày trong hình 3-13. Chúng được gọi là họ đặc tuyến ngõ ra của cấu hình CB. 1. Đặt VCB =−1 V , thay đổi VBE để IE =1 mA . Đo và ghi lại IC . 2. Tăng VCB những bước nhỏ, mỗi lần như vậy ta đo lại IC . Thay đổi VBE khi cần để giữ giá trị ban đầu của IE . Tiếp tục cho đến khi VCB đạt đến 20 V . Vẽ IC theo VCB . 3. Lặp lại bước 1, với VBE được thay đổi để tạo ra giá trị I E mới lớn hơn một chút. Sau đó lặp lại bước 2. 4. Lặp lại bước 3 cho đến khi giá trị I E cố định đạt đến 9 mA . Hình 3-12 Thí nghiệm được dùng để vẽ đặc tuyến ngõ ra trên hình 3-13. 8/31
3. Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn trên jC gây ra. Đó chính là dòng ICBO như ta đã thấy ở phần trước. Một transistor làm việc trong vùng tắt khi cả hai chuyển tiếp đều bị phân cực ngược. Ví dụ 3-3 Một transistor NPN có đặc tuyến ngõ vào CB như trong hình 3-10 và đặc tuyến ngõ ra như trong hình 3-13. 1. Tìm dòng cực thu khi VCB = 10 V và VBE = 0.7 V . 2. Lặp lại khi VCB = 5 V và I E = 5.5 mA . Hướng dẫn 1. Từ hình 3-10, ta thấy là IE = 4 mA tại VBE = 0.7 V và VCB = 10 V . Trong hình 3-13, đường thẳng VCB =10 V cắt đường cong IE = 4 mA tại IC = 3.85 mA . 2. Với các điều kiện đã cho, ta có thể suy ra rằng đặc tuyến ngõ ra nằm giữa hai đường ứng với I E = 5 mA và I E = 6 mA . Giao điểm của đường cong này với đường VCB = 5 V cho kết quả IC xấp xỉ 5.4 mA . Phương pháp này không thể đạt độ chính xác cao, trong thực tế, ta có thể xem IICE==5.5 mA . 3-3-3 Đánh thủng BJT Cũng như đối với diode khi phân cực ngược, chuyển tiếp jC với phân cực ngược trên nó có thể bị đánh thủng nếu điện áp phân cực ngược đủ lớn. Sự gia tăng dòng điện này thường xuất hiện do cơ chế đánh thủng thác lũ như đã khảo sát trong phần trước. Tuy nhiên, một transistor còn có thể bị đánh thủng bởi một hiện tượng được gọi là punch through. Dạng đánh thủng này xảy ra khi bề rộng vùng nghèo, trên chuyển tiếp jC bị phân cực ngược, đủ lớn làm cho vùng nghèo này mở rộng đến vùng nghèo của chuyển tiếp jE được phân cực thuận. Lúc này, miền phát và miền thu bị ngắn mạch và do đó xuất hiện một dòng điện lớn. Hiện tượng punch through còn đặt ra một giới hạn về nồng độ tạp chất cũng như bề rộng miền nền khi thiết kế BJT. Hình 3-14 trình bày họ đặc tuyến ngõ ra bao gồm cả đoạn đánh thủng của đặc tuyến. Hình 3-14 Đặc tuyến ngõ ra CB bao gồm vùng đánh thủng. 3-4 Đặc tính E chung (Common-Emitter) Trong phần này ta sẽ xem xét cấu hình phân cực E chung được minh họa trong hình 3-15. Cần lưu ý là nguồn VBB được sử dụng để phân cực thuận cho chuyển tiếp jE và nguồn VCC được dùng để phân cực ngược cho chuyển tiếp jC . Biên độ của VCC phải lớn hơn VBB để đảm bảo jC phải phân cực ngược. 10/31
4. Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn ICBO ⎛⎞1 ICEO==⎜⎟I CBO (3-7) 11−−αα⎝⎠ Vì α rất gần 1 nên 1(1−α ) là khá lớn. Do đó, biểu thức 3-7 cho ta thấy dòng rò CE lớn hơn nhiều so với dòng rò CB. Điều này cũng có nghĩa là dòng rò CB được khuếch đại lên trong cấu hình CE. Kết quả này có thể gây ra các vấn đề khi mạch hoạt động ở nhiệt độ cao, đặc biệt là đối với các transistor loại germanium. Hình 3-17 Dòng rò collector-emitter I CEO Trở lại biểu thức 3-6, ta thấy có một tham số quan trọng khác của tranistor đó là : α β = (3-8) 1−α β là một số lớn hơn 1 và có giá trị thay đổi trong khoảng từ 20 đến vài trăm. Khi α càng tiến gần đến 1 thì một sự thay đổi nhỏ trong α cũng gây ra những thay đổi lớn trong β . Khi đó, biểu thức 3-6 có thể viết lại là: I II=+β CBO (3-9) CB1−α ICBCEO=+β II (3-10) Mặc dù ICEO lớn hơn rất nhiều so với ICBO , nói chung, giá trị này là khá nhỏ khi so sánh với β IB . Do đó, giá trị này có thể bỏ qua trong các tính toán mạch thực tế. IIICBCEO≈=β ()0 (3-11) Ví dụ 3-4 Một transistor có ICBO = 48 nA và α = 0.992 . 1. Tìm β và ICEO . 2. Tìm giá trị chính xác của dòng collector khi IB = 30 µ A . 3. Tìm giá trị xấp xỉ của dòng collector khi bỏ qua dòng rò. Hướng dẫn α 0.992 β == =124 1−α 0.008 1. I 48× 10−9 I ==CBO =6 µA CEO 1−α 0.008 12/31
5. Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Khi I B = 0 (hở mạch ngõ vào), điện áp VCE tại điểm đánh thủng được ký hiệu là BVCEO . Giá trị này là luôn luôn nhỏ hơn BVCBO đối với cùng một transistor. Khi quan sát đặc tuyến trong hình 3-19, cần phải nhớ là các đặc tuyến này được vẽ tương ứng với giá trị VBE nhỏ (khoảng 0.7 V đối với silicon). Hình 3-20 minh họa điều này. Hình 3-19 Đặc tuyến ngõ ra CE Hình 3-20 VVCE≈ CB + 0.7 V đối với silicon. Khi VCE giảm xuống khoảng 0.7 V thì VCB ≈ 0 và chuyển tiếp collector-base không còn được phân cực ngược. Chú ý là trong hình 3-20, VVVVCE=+≈+ CB BE CB 0.7 V . Vì vậy, nếu VCE giảm xuống còn khoảng 0.7 V , VCB sẽ tiến đến 0 và chuyển tiếp jC sẽ không còn phân cực ngược. Kết quả này có thể thấy trong hình 3-19, ta thấy là các đặc tuyến gần như phẳng trong vùng tích cực cho đến khi điện áp VCE giảm xuống xấp xỉ 0.5 V đến 0.7 V . Nếu tiếp tục giảm VCE , dòng IC bắt đầu giảm xuống. Transistor được coi là bão hòa khi chuyển tiếp jC được phân cực thuận. Giá trị bão hòa của VCE , ký hiệu là VCE() sat , khoảng 0.1 V đến 0.3 V tùy theo giá trị của dòng IB . 14/31
6. Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Hình 3-22 Cấu hình phân cực CC. Trong đó, VVCE= CC , VVCB= BB , vì vậy VVVBB= CC− BE . Vì VBE thường nhỏ và là hằng số đối với phân cực thuận jE (khoảng 0.7 V đối với silicon), nên: VVVBB=≈− CB CC 0.7 (3-14) Như vậy, để giữ chuyển tiếp jC phân cực ngược thì VBB phải lớn hơn VCC − 0.7 V . Hình 3-23 cho thấy điện áp base-collector là điện áp ngõ vào và dòng base là dòng ngõ vào. Điện áp emitter-collector là điện áp ngõ ra và dòng emitter là dòng ngõ ra. Hình 3-23 Điện áp và dòng điện vào ra của cấu hình CC. Hình 3-24 Đặc tuyến ngõ vào CC. Hình 3-24 biểu diễn một tập hợp tiêu biểu của các đặc tuyến ngõ vào cho một transistor loại NPN trong cấu hình CC. Rõ ràng là chúng không phải là đặc tuyến của một chuyển tiếp PN phân cực thuận. Chúng ta có thể thấy là mỗi đường cong được vẽ cho một giá trị VCE cố định khác nhau, và với mỗi đường dòng base sẽ giảm xuống 0 rất nhanh khi VCB tăng. Điều này có thể giải thích là 16/31
7. Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn Hình 3-26 Các mạch phân cực CB thực tế. Từ hình 3-26 ta có: VIRVCC=+ C C CB (3-17) −1 VCC IVCCB=+ (3-18) RCCR Khi ta xem IC và VCB là biến, VCC và RC là hằng số, ta có thể thấy là biểu thức 3-18 biểu diễn phương trình của một đường thẳng. Nếu vẽ trên đồ thị có hệ trục là ICCB−V , đường thẳng này có độ dốc là −1 RC và giao với trục IC tại VRCC C . Biểu thức 3-18 là biểu thức đường tải (load line) cho cấu hình CB (NPN). Đường tải này có cách hiểu hoàn toàn giống như đường tải của diode mà ta đã biết trong chương 3: nó là tập hợp của tất cả các tổ hợp có thể có của IC và VCB trong mạch. Điểm phân cực thật sự phải nằm trên đường tải này. Vị trí chính xác của điểm phân cực phụ thuộc vào dòng và áp ngõ vào I E và VBE . Từ biểu thức 3-18 có thể thấy là đường tải giao với trục VCB tại VCC . Do đó, đường tải có thể được vẽ bằng cách vẽ một đường đi qua hai điểm VIVRCB= 0, C= CC C và ICCBCC== 0,VV. Ví dụ 3-7 Xác định và vẽ đường tải cho mạch trong hình 3-27. Hình 3-27 Ví dụ 3-7 Hướng dẫn −1 VCC IVCCB=+ RRCC −120 =+V 410××33CB 410 −−43 =−2.5 × 10VCB + 5 × 10 A −4 Đường tải có độ dốc −×2.5 10 S , giao với trục IC tại 5 mA , và giao với trục VCB tại 20 V. Hình 3-28 vẽ đường tải này. 18/31
8. Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn VEE − 0.7 I E = (3-19) RE Chú ý là ta đã bỏ qua ảnh hưởng hồi tiếp (feedback) của VCB lên đặc tuyến ngõ vào. Cũng cần phải lưu ý là vì VEE có cực dương nối đến điểm tham khảo chung (tức là ground) nên ta thường xem nó như nguồn âm. Tuy nhiên, khi tính toán trong biểu thức 3-19 giá trị của VEE phải được xem như là độ lớn của nguồn. Trở lại ví dụ trong hình 3-27, áp dụng biểu thức 3-19 ta có: VEE − 0.7 I E = . RE Trong hình 3-29, điểm phân cực, điểm Q, được xem là giao điểm của đường tải và đường đặc tuyến có IE = 2 mA . Tại điểm đó, IC ≈ 2 mA và VCB = 12 V . Hình 3-30 Để tính IE , phía ngõ vào của transistor trong cấu hình CB có thể được xem như một diode phân cực thuận. Điểm phân cực thường được gọi là điểm tĩnh (quiescent point), điểm Q, hoặc điểm hoạt động. Nó xác định điện áp và dòng ngõ ra dc khi không có điện áp ac trên ngõ vào. Mạch được sử dụng như một bộ khuếch đại ac bằng cách kết nối một nguồn áp ac nối tiếp với cực phát. Khi điện áp ac thay đổi, dòng cực phát IE cũng thay đổi theo, kết quả là dòng và áp ngõ ra thay đổi dọc theo đường tải trên giới hạn được xác định bởi sự thay đổi giá trị của IE . Đặc tuyến ngõ vào và ngõ ra của transistor rất tiện lợi để có thể nhìn thấy hoạt động bên trong của transistor và khi sử dụng đường tải, chúng giúp thấy được sự thay đổi trong dòng và áp ngõ ra. Tuy nhiên, cách này ít khi được sử dụng để thiết kế hoặc phân tích các mạch dùng transistor. Một lý do là vì không phải tất cả các transistor cùng kiểu đều có cùng đặc tính, do đó, các nhà chế tạo linh kiện không đưa ra một tập hợp các đường đặc tuyến có thể sử dụng được trong thiết kế. Hơn nữa, độ chính xác khi sử dụng xấp xỉ và phương pháp phân tích đại số thường đủ cho các ứng dụng trong thực tế. Ta đã thấy phương pháp tính xấp xỉ khi ta xem ngõ vào của transistor CB tương tự như một diode được phân cực thuận. Bây giờ ta sẽ phân tích toàn bộ mạch phân cực mà không dùng đặc tuyến. Vì α ≈ 1 và ICE= α I , do đó ICE≈ I . Ta đã xác định được I E dùng biểu thức 3-19, do đó có thể tính xấp xỉ được IC . Sau đó, ta có thể dùng biểu thức 3-17 để tìm VCB VVIRCB=− CC C C (3-20) Ví dụ 3-8 Xác định điểm phân cực cho mạch trong hình 3-27 mà không sử dụng đặc tuyến. Hướng dẫn VEE − 0.7 ()60.7V− Ta đã có I E == =2 mA . RE 2.65 kΩ 20/31
9. Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn −1 VCC IVCCE=+ (3-22) RCCR Biểu thức này có dạng tương tự như biểu thức đường tải của cấu hình CB. Đường tải CE có độ dốc −1 RC , giao với trục IC tại VRCC C , và giao với trục VCE tại VCC . Hình 3-33 vẽ đồ thị của đường tải. Hình 3-33 Đường tải cho mạch trong hình 3-33(a) Khi đường tải CE được vẽ trên tập hợp đặc tuyến ngõ ra CE, ta có thể xác định được điểm làm việc ngõ ra khi biết trước giá trị I B . Để xác định IB , ta xem ngõ vào của transistor là một chuyển tiếp PN được phân cực thuận, do đó có điện áp rơi cố định như được trình bày trong hình 3-34. Ta có: VVCC− BE I B = (3-23) RB Hình 3-34 Ngõ vào của transistor trong cấu hình CE có thể được xem như là một diode phân cực thuận với điện áp rơi cố định. với VBE = 0.7 V cho silicon và 0.3 V cho germanium. Trong tính toán này ta đã bỏ qua ảnh hưởng của VCE lên I B . Cũng như trong cấu hình CB, điểm phân cực của CE cũng có thể được xác định bằng các biểu thức đại số. Các biểu thức này có thể được tóm tắt như sau: VBE = 0.7 V() Si , 0.3 V ( Ge ) VV− I = CC BE B R B (3-24) IICB= β VVCC− BE I B = RB Biểu thức 3-24 cũng có thể được áp dụng cho transistor loại PNP (mạch phân cực hình 3- 31(b)) bằng cách thay VCE bằng VEC và thay VBE bằng VEB , dùng giá trị tuyệt đối của VCC . Ví dụ 3-9 Transistor silicon trong mạch phân cực hình 3-35 có β là 100. 1. Giả sử là transistor có đặc tuyến ngõ ra như hình 3-36, tìm điểm phân cực bằng cách dùng đồ thị. 2. Tìm điểm phân cực bằng cách dùng đại số. 22/31
10. Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn VBE = 0.7 V ()12− 0.7 V I ==30 µA B 376.67 kΩ IC ==()()100 30 µA 3 mA VCE =−12 V()() 3 mA 2 k Ω= 6 V Kết quả này phù hợp với các giá trị được tìm bằng đồ thị. 3. Thay đổi RB =Ω161.43 k không có ảnh hưởng trên đường tải. Lưu ý là đường tải 3-22 không phụ thuộc RB . Tuy nhiên, giá trị IB có thay đổi ()12− 0.7 V I ==70 µA B 161.43 kΩ Vì vậy điểm phân cực dịch chuyển dọc theo đường tải đến điểm Q2 trong hình 3-36. Chúng ta thấy là Q2 nằm trong vùng bão hòa. Tại Q2 , IVCCE≈ 5.7 mA,≈ 0.5 V . Kết quả này cho thấy điểm phân cực có thể bị thay đổi bằng cách thay đổi giá trị của các điện trở phân cực trong mạch ngoài. Dùng biểu thức 3-24 để tìm điểm phân cực mới, ta có II==βµ()100( 70 A) = 7 mA CB VCE =−12 V()() 7 mA 2 k Ω=− 2 V(!!!) Rõ ràng là kết quả này là sai vì giá trị tối đa của IC có thể có là 6 mA và giá trị tối thiểu của VCE là 0 V . Biểu thức 3-24 không có ý nghĩa trong trường hợp điểm làm việc nằm trong vùng bão hòa. 3-6-3 Mạch phân cực C chung Hình 3-37 biểu diễn mạch phân cực C chung cho transistor NPN và PNP. Biểu thức đường tải là: VIRVCC=+ E E CE −1 VCC (3-25) IVECE=+ REER Hình 3-37 Mạch phân cực CC. Như trong cấu hình trước, chúng ta phải tìm I B để xác định điểm phân cực. Hình 3-38 biểu diễn mạch tương đương cho vòng kín trong hình 3-37(a), bắt đầu tại VCC , qua RB , qua chuyển tiếp jE và RE . Ta có: 24/31
11. Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn VBE = 0.3 V 16− 0.3 I B ==3366.105 µA 116.5×+× 10 121 10 I E ==()(121 66.105 µA ) 8 mA −33 VCE =−×16()() 8 10 10 = 8 V 3-7 Thiết kế mạch phân cực 3-7-1 Thiết kế phân cực B chung Ta chỉ xem xét cách thức thiết kế phân cực cho cấu hình hai nguồn (hình 3-26). Thông thường, giá trị của nguồn VEE và VCC là cố định, và ta phải chọn giá trị của RE và RC theo giá trị phân cực của IE và VCB đã biết trước. Đặt ICE= I , biểu thức 3-21 có thể viết lại: VV− R = EE BE E I E (3-29) VVCC− CB RC = IE Trong các thiết kế mạch thực tế, các giá trị điện trở được thiết kế theo các giá trị chuẩn, do đó, các giá trị điện trở chuẩn gần nhất với kết quả thiết kế sẽ được chọn. Từ đó, phân tích lại các giá trị phân cực I E và VCB . Nếu các giá trị này có sai số quá lớn so với yêu cầu, có thể cần phải tính lại các giá trị của điện trở phân cực. Ví dụ 3-11 Một mạch phân cực B chung được thiết kế dùng transistor NPN silicon. Các nguồn phân cực có giá trị +15 V và − 5 V . Điểm phân cực là I E = 1.5 mA và VCB = 7.5 V . 1. Thiết kế mạch dùng các điện trở chuẩn dung sai 5 % . 2. Giá trị phân cực thật sự khi dùng các các điện trở chuẩn là bao nhiêu? 3. Tìm giới hạn của I E và VCB khi tính cả sai số trên điện trở. Hướng dẫn 1. Từ biểu thức 3-29, ta có ()5− 0.7 V R ==Ω2867 E 1.5× 10−3 A ()15− 7.5 V R ==Ω5000 C 1.5× 10−3 A Dựa vào các giá trị của điện trở chuẩn 5 % , ta có thể chọn RE = 3 kΩ và RC =Ω 5.1 k . 2. Từ biểu thức 3-21, ta có ()5− 0.7 V I ==1.43 mA E 3 kΩ VCB =−15 V()() 1.43 mA 5.1 k Ω= 7.69 V 3. Giới hạn của các giá trị điện trở có thể của RE và RC là 26/31
12. Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn IICB(min)==βµ (min) 50() 20.18 A = 1.01 mA IICB(max)==βµ (max) 150() 20.18 A = 3.03 mA VVIRCE(min)=− CC C (max) C =12 V −()() 3.03 mA 3 k Ω= 2.92 V VVIRCE(max)=− CC C (min) C =12 V −()() 1.01 mA 3 k Ω= 8.97 V Trong hầu hết giá trị VCE có thể thay đổi từ 2.92 V đến 8.97 V . 3-7-3 Thiết kế phân cực C chung Để tìm được các giá trị điện trở trong mạch phân cực CC (hình 3-36), biểu thức 3-28 có thể viết lại như sau: VV− R = EE CE E I E (3-31) ()β +1 RBCCBEEE=−−()VVIR I E Ví dụ 3-13 Một transistor silicon NPN có β =100 được dùng trong cấu hình CC với VCC = 24 V . Điểm phân cực cần thiết kế là VCE = 16 V và IE = 4 mA . 1. Thiết kế mạch phân cực dùng các điện trở chuẩn 5 % . 2. Tìm điểm phân cực thật sự khi các điện trở chuẩn 5 % được sử dụng, giá sử là chúng có các giá trị tối ưu. Hướng dẫn 1. Từ biểu thức 3-31, ()24− 16 V RE ==Ω2 k 4 mA 101 R =−−Ω=Ω⎡⎤24 V 0.7 V()() 4 mA 2 k 386.325 B 4 mA ⎣⎦ Dùng điện trở chuẩn RE = 2 kΩ và RB = 390 kΩ 2. Từ biểu thức 3-28 ()24− 0.7 V I ==39.358 µA B 390 kΩ+ 101() 2 k Ω I E ==101() 39.358 µA 3.98 mA VCE =−24 V()() 3.98 mA 2 k Ω= 16.04 V 3-8 BJT Inverter (Transistor switch) Transistor được sử dụng rộng rãi trong các mạch số và các ứng dụng switching. Dạng tín hiệu trong các ứng dụng này thay đổi giữa hai mức điện áp “cao” và “thấp”, ví dụ như 0 V và 5 V . Các mạch transistor cơ bản được dùng trong các ứng dụng switching được gọi là inverter. Hình 3-40 là dạng mạch này đối với transistor loại NPN. Trong hình này, transistor được mắc ở cấu hình CE, tuy nhiên, không có điện áp phân cực thuận được đặt lên cực base thông qua điện trở. Thay vào đó, điện trở RB được mắc nối tiếp với cực base, một tín hiệu sóng vuông hoặc xung vuông sẽ được đặt 28/31
13. Biên soạn: Võ Kỳ Châu – Bộ môn Điện tử, Khoa Điện – Điện tử Email: vkchau@dee.hcmut.edu.vn I I = Csat() (3-33) B β VVHIBE− I B = (3-34) RB với VH là điện áp mức cao của tín hiệu vào, thường bằng với VCC . Ví dụ 3-14 Chứng tỏ là mạch trong hình 3-42 hoạt động như mạch inverter khi ngõ vào thay đổi giữa 0 V và 5 V . Giả sử transistor là loại silicon với β =100 . Hình 3-42 Ví dụ 3-14. Hướng dẫn Ta chỉ cần chứng tỏ là transistor sẽ bị bão hòa khi Vin = + 5 V . Từ 3-34 ta có ()5− 0.7 V I ==10 µA B 430 kΩ IICB==βµ100() 10 A = 1 mA VVCE=−51()() mA5 k0 Ω= V = CE() sat 3-8-1 Transistor là một công tắc Một mạch inverter dùng transistor thường được gọi là công tắc transistor (transistor switch). Điều này là do trạng thái ON và OFF của transistor tương ứng với trạng thái đóng và mở của một công tắc. Khi transistor ON, tức là bão hòa, điện áp collector –emitter gần bằng 0 V giống như khi công tắc đóng lại, dòng tối đa là VRCC C . Khi transistor OFF, tức bị tắt, không có dòng chảy từ collector đến emitter và điện áp là tối đa giống như khi công tắc mở. Công tắc này được điều khiển bằng điện áp ngõ vào: mức “cao” thì công tắc đóng và mức “thấp” thì công tắc mở. Hình 3-45 vẽ một số sơ đồ mạch switch dùng transistor. 30/31